本培訓課程主要幫助學(xué)員進(jìn)行 CPLD/FPGA 的系統學(xué)習，以工程實(shí)踐為例，深入探討目前業(yè)界*、*的器件，講授業(yè)界*秀的集成環(huán)境，最簡(jiǎn)潔的開(kāi)發(fā)流程，和業(yè)界*的軟處理技術(shù)。每次課程都配有相關(guān)實(shí)驗，實(shí)驗可以在A(yíng)LTERA和XILINX兩個(gè)公司的FPGA硬件平臺上進(jìn)行，培訓學(xué)員可以根據自身情況選擇開(kāi)發(fā)環(huán)境。通過(guò)實(shí)驗，學(xué)員可以更好的理解消化課堂知識，工程實(shí)踐水平會(huì )得到迅速提高
主要培訓對象
FPGA系統的軟件和硬件開(kāi)發(fā)工程師，電子類(lèi)專(zhuān)業(yè)的*生和研究生 、電子硬件工程師等
教學(xué)重點(diǎn)
重點(diǎn)講述如何用VERILOG HDL硬件描述語(yǔ)言，在A(yíng)LTERA的集成開(kāi)發(fā)環(huán)境UARTUSⅡ下，以合理的邏輯資源描述出一個(gè)健壯性強的硬件電路。本課程通過(guò)理論與多個(gè)實(shí)驗的結合，讓學(xué)員能夠充分理解與掌握CPLD/FPGA在實(shí)際工作中的應用。
教學(xué)目標
培養學(xué)員熟練掌握和使用基于CPLD/FPGA的數字系統開(kāi)發(fā)工具、開(kāi)發(fā)流程（ALTERA和XILINX可選），能夠獨立解決開(kāi)發(fā)中常見(jiàn)問(wèn)題，能夠自主進(jìn)行成熟的基于CPLD/FPGA的數字系統設計。
任課教師
【 王健強老師 】
● 博士，先后畢業(yè)于長(cháng)江*、桂林電子科技*、北京航空航天*電子、計算機、嵌入式專(zhuān)業(yè)。曾先后在國內*大中專(zhuān)院校及大型電子公司擔任電子技術(shù)教師及單片機、嵌入式培訓師,有豐富的職業(yè)教學(xué)經(jīng)驗。 曾先后在國際國內*企業(yè)如山水音響,樂(lè )聲集團,好幫手車(chē)載，迪士譜廣播等任單片機開(kāi)發(fā)工程師/項目工程師/技術(shù)部經(jīng)理等職，有著(zhù)近二十年的實(shí)際產(chǎn)品開(kāi)發(fā)經(jīng)驗及培訓經(jīng)驗。
【袁老師】
● 近十年電子產(chǎn)品軟硬件開(kāi)發(fā)經(jīng)驗,其中單片機開(kāi)發(fā)經(jīng)驗6年,FPGA開(kāi)發(fā)經(jīng)驗4年,DSP開(kāi)發(fā)經(jīng)驗3年.開(kāi)發(fā)管理經(jīng)驗３年. 現就職于廣州某大型高科技開(kāi)發(fā)公司擔任項目工程師。
教材
◆《CPLD/FPGA可編程邏輯多媒體教程》 （附送）
課程進(jìn)度安排 （注:可根據學(xué)員需要，針對性設計課程，以便在實(shí)際工作應用）
課 程 大 綱
課 程 內 容
EDA技術(shù)簡(jiǎn)介以及CPLD/FPGA 基礎知識，uartusII軟件入門(mén) *天 CPLD/FPGA技術(shù)的發(fā)展歷史階段和代表技術(shù) CPLD/FPGA 技術(shù)概念和發(fā)展現狀 單片機，CPLD/FPGA，DSP的區別 與CPLD/FPGA設計相關(guān)數字電路基礎知識復習 cpld/fpga設計中幾個(gè)基本概念 使用uartusⅡ設計數字電路的基本流程 CPLD/FPGA 典型應用領(lǐng)域一:替代傳統數字電路 CPLD/FPGA 典型應用領(lǐng)域二:接口控制器 CPLD/FPGA 典型應用領(lǐng)域三:數字信號處理 上機實(shí)踐(可編程邏輯器件集成開(kāi)發(fā)環(huán)境uartusⅡ軟件使用實(shí)驗) 第二天 FPGA 的設計流程和設計方法簡(jiǎn)介,包括原理圖、波形圖、狀態(tài)轉換圖及各種硬件描述語(yǔ)言簡(jiǎn)介 CPLD與FPGA的區別和各自的應用領(lǐng)域 ALTERA公司FPGA的特點(diǎn)以及當前流行的FPGA產(chǎn)品介紹 單點(diǎn)流水燈VERILOG HDL設計代碼講解 單片機通過(guò)CPLD擴展外部IO口設計講解 上機實(shí)踐（單點(diǎn)流水燈實(shí)驗） 第三天 CPLD/FPGA 的下載及內部測試的配置與方法 幾種硬件描述語(yǔ)言的比較 Cpld/fpga數字電路設計經(jīng)驗 FPGA設計規范 詳細介紹uartusII軟件環(huán)境和使用方法 上機實(shí)踐（多點(diǎn)流水燈實(shí)驗） 第四天 硬件描述語(yǔ)言(Verilog HDL / VHDL)基本語(yǔ)法和實(shí)踐 VHDL 和Verilog HDL的各自特點(diǎn)和應用范圍 Verilog HDL的抽象級別 Verilog HDL的幾個(gè)基本概念 Verilog HDL基本結構語(yǔ)言要素與語(yǔ)法規則 如果設計可靠的組合邏輯電路以避免毛刺的產(chǎn)生 ALTERA公司芯片如何處理內部三態(tài)電路 典型的Verilog HDL代碼分析 1 典型的Verilog HDL代碼分析 2 上機實(shí)踐（用原理圖設計按鍵開(kāi)關(guān)燈實(shí)驗） 第五天 Verilog HDL 里面的Reg 和 Wire類(lèi)型定義的用法和區別 Verilog HDL 里面的阻塞和非阻塞賦值的用法和區別 Verilog HDL 和C語(yǔ)言的聯(lián)系和區別 Verilog HDL 里面的系統任務(wù)和函數的調用方法 Verilog HDL 里面最常用的兩個(gè)語(yǔ)句IF和CASE的使用方法和注意事項 Verilog HDL組合邏輯語(yǔ)句結構和設計要點(diǎn) Verilog HDL時(shí)序邏輯語(yǔ)句結構和設計要點(diǎn) Verilog HDL 程序設計中需要注意的問(wèn)題 典型電路設計實(shí)例,如雙向電路及三態(tài)控制電路設計 上機實(shí)踐（用原理圖設計時(shí)鐘實(shí)驗） 第六天 FPGA設計進(jìn)階及工程設計中應該注意的問(wèn)題
設計輸入方法（原理圖,波形圖,狀態(tài)轉換圖 ,HDL 語(yǔ)言, EDIF , LPM ,IP Core）
Verilog HDL 里面的任務(wù)（TASK） 和函數（FUNCTIONG）的聯(lián)系和區別
有限狀態(tài)機的設計原理及其代碼風(fēng)格 Verilog HDL 里面可綜合的代碼風(fēng)格 上機實(shí)踐（用verilog HDL語(yǔ)言設計時(shí)鐘實(shí)驗） 第七天 邏輯綜合的原則，可綜合的代碼設計風(fēng)格，設計優(yōu)化和設計方法如:速度優(yōu)化與面積優(yōu)化 功能仿真與時(shí)序仿真的區別和適用條件 結構綜合和布局布線(xiàn)約束規則 綜合報告的查看技巧 LogicLock（邏輯鎖定）技術(shù) Signaltap在線(xiàn)邏輯分析儀調試技術(shù) HDL代碼設計的仿真和調試技巧 FPGA硬件系統設計注意事項 12位串行輸入D/A轉換器DAC7513設計實(shí)例 上機實(shí)踐(12位D/A轉換器DAC7513實(shí)驗) 第八天 FPGA工程設計實(shí)例和可編程邏輯設計指導原則以及FPGA最小系統設計方法 16位串行輸入D/A轉換器DAC7734設計實(shí)例 C51單片機與FPGA并行通信設計實(shí)例。 可編程邏輯設計指導原則 FPGA最小系統概念以及硬件系統的構成,包括:FPGA主芯片電路設計，JTAG 下載與調試接口,異步SRAM存儲器接口電路設計，FLASH存儲器接口電路設計，其他外圍電路設計，電源，時(shí)鐘和復位電路設計 FPGA最小系統的調試方法和技巧 利用最小系統構建復雜系統的方法 上機實(shí)踐(單片機與FPGA并行通信實(shí)驗) 課程咨詢(xún)熱線(xiàn):、020-
